3D NAND: вертикальные каналы, charge trap, QLC и пределы плотности
Условный фрагмент массива. Вертикальная строка, уровень затвора, плоскость и кристалл являются разными элементами организации. Открыть иллюстрацию в полном размере.
Указание «трёхмерная память с несколькими сотнями слоёв» создаёт впечатление простой этажерки из одинаковых микросхем. В действительности 3D NAND устроена иначе: через многослойный массив проходят вертикальные полупроводниковые каналы, а на пересечениях с управляющими электродами образуются ячейки. Одну длинную строку памяти нужно изготовить, электрически выбрать, прочитать и запрограммировать с достаточным запасом по ошибкам.
Разберём устройство от зарядовой ловушки до планировки кристалла. Особое внимание уделим причинам, по которым число слоёв перестало быть исчерпывающей характеристикой: сопротивлению канала, лестницам контактов, плоскостям, расположению CMOS и точности различения QLC-состояний. Статусы технологий проверены по первичным материалам на 26 октября 2026 года. Учебные расчёты отделены от характеристик производителей; измерений оборудования владельца сайта в статье нет.
Содержание статьи
- 1. Ячейка хранит заряд, а считывается порог транзистора
- 2. Charge trap и floating gate — разные физические структуры
- 3. Вертикальная строка соединяет много ячеек последовательно
- 4. Слой, секция, плоскость и кристалл не взаимозаменяемы
- 5. Почему отверстия большого отношения глубины к диаметру трудны
- 6. Несколько секций облегчают травление, но добавляют стыки
- 7. Поликристаллический канал имеет электрическую цену
- 8. Лестница контактов занимает настоящую площадь
- 9. CMOS рядом, под массивом и на другой пластине
- 10. QLC требует шестнадцати различимых диапазонов
- 11. Программирование идёт импульсами с проверкой
- 12. Удержание заряда, read disturb и износ различаются
- 13. Плоскости дают параллелизм, но разделяют ресурсы
- 14. Быстрый вывод данных не равен быстрому чтению массива
- 15. Плотность — произведение нескольких факторов
- 16. PLC исследуется, но демонстрация не равна поставкам
- 17. Почему новые направления не сводятся к добавлению этажей
- 18. Как читать рекорд NAND без потери инженерного смысла
- 19. Первичные источники
- Читайте также
1. Ячейка хранит заряд, а считывается порог транзистора
Заряд в изолированном слое изменяет электрическое поле управляющего затвора и пороговое напряжение транзистора. При чтении схема проверяет, проводит ли выбранный участок канала ток при заданном напряжении. Она не пересчитывает электроны по одному и не измеряет непосредственно количество записанных логических единиц. Результат нескольких сравнений позволяет отнести порог к одному из разрешённых диапазонов.
Пороговое напряжение — аналоговая величина. Даже после одинаковой команды программирования множество ячеек имеет распределение значений, а не одну идеальную точку. В это распределение входят технологический разброс, шум, история циклов и взаимодействие с соседями. Поэтому цифровой бит возникает после интерпретации аналогового состояния. Удержать заряд недостаточно: нужно удержать различимость диапазонов с учётом того, что порог и границы принятия решений меняются со временем. Это различие объясняет одновременно плотность многоуровневой записи и возрастающие требования к управлению чтением.
2. Charge trap и floating gate — разные физические структуры
В ячейке с плавающим затвором заряд удерживается в проводящей изолированной области. В charge-trap flash он локализуется в ловушках диэлектрического слоя, обычно на основе нитрида кремния. Оба подхода позволяют менять порог, но отличаются распределением заряда, чувствительностью к дефектам и возможностями изготовления. Нельзя утверждать, что любая трёхмерная NAND обязательно имеет один и тот же запоминающий слой: существовали и существуют разные архитектуры.
Для распространённой вертикальной charge-trap структуры вокруг канала находятся туннельный диэлектрик, зарядозапоминающий слой и блокирующий диэлектрик, отделяющий его от затвора. Толщины и состав этих областей определяют компромисс между скоростью переноса заряда и его удержанием. Если облегчить туннелирование, программировать будет проще, но запас по утечкам может уменьшиться. Исследовательские структуры с разделёнными затворами или иными каналами не следует автоматически приравнивать к материалам серийного QLC-кристалла. Одинаковое число битов ещё не означает одинаковую физику ячейки.
Ловушка при этом не является маленьким металлическим контейнером. Локализация связана с энергетическими состояниями дефектов материала. Непрерывная плёнка вдоль канала не означает одинаковый свободный проводник между всеми ячейками, однако распределение и перемещение захваченного заряда всё равно имеют значение. Поэтому улучшение состава слоя и его пространственная изоляция могут менять удержание данных даже без увеличения геометрического размера ячейки. Это материаловедческая задача, которую невозможно описать одним числом электронов на бит.
3. Вертикальная строка соединяет много ячеек последовательно
В типичной вертикальной NAND канал проходит через стек управляющих уровней. Каждый уровень word line управляет множеством ячеек на соответствующей высоте. Вдоль одного канала ячейки образуют последовательную цепочку, называемую NAND string. На её концах находятся элементы выбора, связывающие строку с линией битов и источником. Запоминающая ячейка появляется в области взаимодействия канала, диэлектрического стека и конкретного затвора.
Чтобы прочитать одну ячейку, недостаточно подать напряжение только на неё. Остальные участки последовательного пути должны проводить ток независимо от собственного записанного состояния. Для этого на невыбранные word line подают проходные напряжения. Выбранный уровень получает напряжение сравнения, а схема чувствует ток всей строки. Отсюда возникают два ограничения: суммарное сопротивление пути и электрическая нагрузка на невыбранные ячейки. Высокий столбик увеличивает ёмкость хранения, но одновременно усложняет получение достаточно быстрого и устойчивого сигнала на его выходе.
4. Слой, секция, плоскость и кристалл не взаимозаменяемы
Число активных word line описывает уровни ячеек в вертикальном направлении. В полном технологическом стеке также есть диэлектрики, вспомогательные уровни и затворы выбора. Поэтому количество всех физических плёнок не равно рекламному числу слоёв памяти. В конкретном документе нужно проверить, что именно посчитано. Секция, или deck, обычно означает часть высокого массива, изготовленную отдельным этапом вертикального построения и соединённую с другой частью.
Плоскость, plane, — другая ось организации: область массива со своей частью периферии, позволяющая определённые параллельные операции. Шесть плоскостей не означают шесть уровней по высоте. Кристалл представляет законченную микросхему, а корпус может содержать несколько таких кристаллов. Укладка кристаллов внутри корпуса также не добавляет активных word line внутрь каждого из них. Сравнение двух поколений имеет смысл только после разделения этих величин: число уровней, число секций, число плоскостей, ёмкость кристалла и число кристаллов в корпусе.
Термин tier тоже требует контекста: автор может считать активные уровни, технологические части массива или сочетание нескольких структур. Корректное сравнение использует определения из одного технического документа. Если производитель сообщает число word line, не следует самостоятельно прибавлять к нему вспомогательные затворы и выдавать новую цифру как более точную плотность. То же относится к названиям поколений: их номера не стандартизованы между компаниями и не позволяют определить относительный технологический возраст простой разностью индексов.
5. Почему отверстия большого отношения глубины к диаметру трудны
Значительную часть вертикальной структуры формируют пакетной обработкой: сначала создают многослойный стек, затем вытравливают глубокие отверстия и формируют внутри них функциональные плёнки и канал. Это принципиально отличается от многократного изготовления готового плоского транзисторного слоя целиком. Но увеличение высоты усложняет доставку реагентов, удаление продуктов реакции и контроль формы отверстия по глубине.
Если стенка сужается или изгибается, геометрия ячеек внизу и вверху различается. При осаждении нужно обеспечить достаточно одинаковую толщину функциональных слоёв на большой глубине. Учебная геометрия: отверстие глубиной 12 мкм и диаметром 100 нм имеет отношение размеров 120:1. Эти числа не являются описанием конкретного процесса. Если диаметр уменьшить до 80 нм при той же глубине, отношение станет 150:1. Прирост плотности в плоскости тем самым одновременно ужесточает вертикальную технологическую задачу, а не даёт бесплатное уменьшение площади.
6. Несколько секций облегчают травление, но добавляют стыки
Разделение высокого массива на секции позволяет не формировать весь канал одним предельно глубоким травлением. Однако нужно совместить отверстия и создать электрически качественное соединение. Стык имеет собственные допуски и может потребовать дополнительных неактивных областей. Поэтому две секции по условным сто уровней не эквивалентны идеальному бесшовному каналу из двухсот одинаковых ячеек.
Выигрыш оценивают через выход годных кристаллов, число операций, сопротивление и занимаемую площадь. Повышение количества секций может сделать отдельную операцию проще, одновременно увеличив число соединений и производственный цикл. В материалах SK hynix описываются многосекционное построение и специальные способы формирования источника, предназначенные для уменьшения повреждения канала. Такие решения являются частью конкретного процесса. Их нельзя выводить только из общего числа слоёв или переносить на продукт другого производителя без подтверждения. Серийная архитектура определяется всеми этапами интеграции, а не одним удачно вытравленным столбиком.
Выход годных важен ещё и потому, что не всякая неисправность требует выбросить кристалл. Для памяти предусмотрены резервные области и управление плохими блоками, но их количество ограничено. Локальный дефект, укладывающийся в запас, и дефект общего источника или периферии имеют разный масштаб последствий. Поэтому производство оценивают через распределение дефектов, ремонтопригодность структуры и итоговую доступную ёмкость. Одно среднее число дефектов на пластину этой картины не заменяет.
7. Поликристаллический канал имеет электрическую цену
В широко применяемых структурах канал формируется поликристаллическим кремнием. Границы зёрен создают неоднородности и ловушки, влияющие на проводимость и разброс порога. Удлинение последовательного пути увеличивает сопротивление и может ухудшить ток считывания. Размер канала нельзя выбирать только по занимаемой площади: его электростатика, материал и качество интерфейса определяют, насколько уверенно схема отличит выбранное состояние.
Kioxia отдельно исследовала формирование монокристаллического кремниевого канала в вертикальных отверстиях именно как ответ на сопротивление и разброс поликремния. Это исследовательский технологический результат, а не свидетельство, что все последующие NAND перешли на такой канал. В других направлениях изучают новые материалы или иную ориентацию токового пути. Для оценки полезно спрашивать, устранён ли источник сопротивления или только компенсирован дополнительным напряжением и более чувствительным усилителем. Компенсация может потребовать энергии и усилить нагрузку на диэлектрики, создавая новое ограничение вместо исчезнувшего старого.
8. Лестница контактов занимает настоящую площадь
Каждый управляющий уровень нужно электрически связать с периферийными схемами. Для этого используются контактные области, включая ступенчатую структуру, где отдельные word line становятся доступны для соединения. Лестница не хранит пользовательские данные, но занимает площадь и усложняет изготовление. Поэтому удвоение числа активных уровней не гарантирует удвоения битовой плотности всего кристалла.
Учебный расчёт: если массив занимает 70% площади, а остальное приходится на периферию и вспомогательные области, уменьшение этой остальной части вдвое оставит площадь 0,70 + 0,15 = 0,85 от исходной. При той же ёмкости плотность вырастет в 1/0,85 ≈ 1,176 раза, то есть на 17,6%. Количество слоёв при этом вообще не меняется. Это иллюстрирует важность планировки, но не прогнозирует результат конкретного CBA-процесса. Настоящее сокращение площади ограничивается проводниками, контактами, питанием и необходимым запасом для тестирования и ремонта дефектных областей.
9. CMOS рядом, под массивом и на другой пластине
Периферия NAND включает дешифраторы, высоковольтные схемы, усилители считывания, буферы страниц и интерфейс. В варианте CMOS next to array она расположена рядом с массивом. CMOS under array, также называемая PUC в терминологии некоторых компаний, размещает значительную часть логики под ячейками. Это уменьшает боковую площадь, однако процесс формирования массива и транзисторов должен оставаться совместимым по температуре и материалам.
CMOS directly Bonded to Array, CBA, позволяет изготовить логику и запоминающий массив на разных кремниевых пластинах, оптимизировать их процессы отдельно, затем совместить и соединить. Это не просто новое название всякой периферии под массивом. И это не укладка готовых NAND-корпусов один на другой. Соединение пластин требует точности, качественных контактов и контроля дефектов обеих частей. Выигрыш в площади или быстродействии следует сравнивать с дополнительной сложностью изготовления и выходом годных объединённых структур.
Близкое расположение логики к массиву не отменяет длинные управляющие проводники. Word line обладает сопротивлением и ёмкостью; её нужно зарядить до рабочего уровня и достаточно быстро установить напряжение по всей области. Более тонкий проводник может ухудшить эту задачу. Поэтому переход к иному металлу затворов способен быть важен не меньше, чем несколько дополнительных уровней хранения. При этом электрическая оптимизация затрагивает надёжность, совместимость материалов и процедуру формирования всего стека.
10. QLC требует шестнадцати различимых диапазонов
SLC хранит один бит в двух состояниях, TLC — три бита в восьми, QLC — четыре бита в шестнадцати. Для обычной многоуровневой ячейки число состояний равно 2b. Четыре бита не означают четыре уровня напряжения. Кодирование сопоставляет каждому диапазону комбинацию битов; реальная таблица и последовательность программирования могут быть значительно сложнее школьного счёта двоичных чисел.
Учебная модель равномерных центров: пусть между крайними центрами разрешён интервал 6 В. Для TLC расстояние составит 6/7 ≈ 0,857 В, для QLC — 6/15 = 0,4 В, для обычной PLC — 6/31 ≈ 0,194 В. Это произвольное окно и идеализированное распределение, а не рабочие напряжения современного NAND. В реальности интервалы неодинаковы, распределения имеют ширину и хвосты. Но модель показывает, почему добавление одного бита резко усложняет различение: полезная ёмкость растёт линейно по b, а число необходимых состояний удваивается.
11. Программирование идёт импульсами с проверкой
Для точного попадания в диапазон применяется последовательность импульсов и проверок. Напряжение программирования повышают ступенями, измеряют достигнутое состояние и прекращают воздействие на ячейки, уже достигшие цели. Параллельная страница содержит множество ячеек с разной реакцией, поэтому схемы запрета дальнейшего программирования так же важны, как сами импульсы. Одна команда записи на внешнем интерфейсе скрывает много внутренних действий.
Меньший шаг способен сузить распределение, но может увеличить число итераций и время операции. Более крупный шаг ускоряет продвижение к цели, оставляя меньше запаса против перелёта. Для многоразрядных ячеек применяются многоэтапные последовательности, согласованные с программированием соседних уровней. Нельзя считать задержку QLC просто четырьмя задержками SLC. Она зависит от алгоритма, параллелизма, состояния блока и требований к распределениям. Термин «скорость интерфейса NAND» этот процесс не описывает: данные могут быть уже доставлены в буфер, пока массив ещё выполняет программирование.
Буфер страницы существует на другом уровне, чем сама ячейка. Пока страница находится в буфере, её можно передавать через интерфейс без повторного физического измерения каждого порога. Это позволяет перекрывать этапы, но требует правильного порядка команд и управления занятостью ресурсов. Ошибка в такой временной модели создаёт завышенные оценки производительности: если одновременно посчитать ускорение буфера и полное ускорение массива для одних и тех же данных, получится двойной учёт одного выигрыша.
12. Удержание заряда, read disturb и износ различаются
При хранении заряд может покидать ловушки или перераспределяться, изменяя порог. Для непрерывного зарядозапоминающего слоя важно учитывать также перенос вдоль структуры. При многократном чтении невыбранные ячейки испытывают проходные напряжения; это может постепенно сдвигать их состояния. Во время программирования соседей возникает ещё один вид воздействия. Все эти процессы способны дать ошибки, но имеют разные зависимости от времени, температуры и истории обращений.
Циклы программирования и стирания меняют свойства диэлектриков, добавляя дефекты и изменяя перенос заряда. Поэтому паспортный ресурс задаётся вместе с условиями сохранности данных и допустимым уровнем ошибок. Нельзя вывести универсальное число циклов только из надписи TLC или QLC. Исследование изолированного charge-trap слоя, представленное SK hynix на IEDM 2025, направлено на управление зарядовыми потерями и распределением порогов. Улучшение такого физического механизма не означает, что контроллеру больше не нужны коррекция ошибок, адаптация чтения и управление износом.
13. Плоскости дают параллелизм, но разделяют ресурсы
Разбиение кристалла на planes позволяет одновременно обслуживать несколько областей при поддерживаемых сочетаниях команд. У каждой плоскости есть локальные ресурсы, но часть шин, питания и внешнего интерфейса общая. Поэтому шесть плоскостей не гарантируют шестикратное ускорение произвольного обращения. Ограничения адресов, порядок операций и внутренние конфликты определяются архитектурой.
В описании 2-Тбит QLC BiCS десятого поколения Kioxia указывает шесть плоскостей и переход от планировки 2×3 к 1×6 для сокращения области соединительных контактов. Компания одновременно перечисляет сложности с сопротивлением питания, ground bounce и шумом асинхронного чтения разных плоскостей. Это хороший пример архитектурного компромисса: уменьшение площади меняет не только плотность, но и электрическую связь между операциями. Дополнительные параллельные блоки нужно обеспечить током и развязать по шуму; само число плоскостей не является готовой характеристикой задержки.
Общий источник питания также связывает параллельные операции. Одновременное переключение большого числа узлов вызывает переходные токи и сдвиг локального потенциала земли. Для чувствительного считывания это дополнительная неопределённость, даже если данные лежат в разных плоскостях. Архитектор может ограничить комбинации операций, изменить питание или усилить развязку. Поэтому диаграмма параллелизма должна показывать как независимые массивы, так и общие ресурсы, иначе она обещает степень независимости, которой электрическая схема не имеет.
14. Быстрый вывод данных не равен быстрому чтению массива
Внешний NAND-интерфейс передаёт данные из буферов страниц. Внутреннее чтение сначала должно сформировать содержимое этих буферов. Учебный пример для восьми линий DQ по 4,8 Гбит/с: физическая граница равна 4,8·8/8 = 4,8 ГБ/с. Один блок 64 КиБ выводится за 65536/(4,8·109) ≈ 13,65 мкс без командных и иных расходов. 4,8 Гбит/с на каждую линию нельзя назвать 600 МБ/с для всей восьмиразрядной шины.
Если произвольно выбрать время внутреннего чтения 80 мкс, последовательная операция без перекрытия займёт минимум около 93,65 мкс. Это модель, а не паспорт BiCS. Несколько плоскостей могут готовить следующие данные параллельно, чтобы интерфейс меньше простаивал. При шести независимых порциях по 64 КиБ за 80 мкс расчётная внутренняя подача составит 4,9152 ГБ/с, уже немного выше границы выбранной шины. Дальнейший рост параллелизма тогда не увеличит её физическую пропускную способность.
15. Плотность — произведение нескольких факторов
Грубая модель полезной плотности включает число активных уровней, число ячеек на единицу площади, битов на ячейку и долю площади, реально занятую массивом. Ещё требуется учесть служебные данные и резерв. Рост каждого множителя имеет свою цену: более высокое травление, более тесная горизонтальная геометрия, более узкие распределения порогов или более сложная периферия.
Учебный пример независимых изменений: количество уровней растёт в 1,25 раза, горизонтальная плотность — в 1,10, а переход TLC → QLC даёт множитель 4/3. Произведение равно примерно 1,833, то есть +83,3% сырых битов при неизменных прочих условиях. Это не обещание увеличения пользовательской ёмкости на тот же процент. Дополнительный запас коррекции, снижение выхода годных, изменение размера страницы и требования ресурса могут изменить итог. Самая высокая битовая плотность кристалла также не доказывает минимальную стоимость готового накопителя или максимальную производительность на ватт.
Можно также увеличить ёмкость корпуса укладкой большего числа кристаллов. Это не меняет плотность самого кристалла и добавляет ограничения по высоте корпуса, теплу, выводам и нагрузке на интерфейс. Несколько кристаллов, разделяющих шину, способны скрывать задержки друг друга, но не могут одновременно передать по ней больше её предела. Таким образом, плотность корпуса, плотность кремния и пропускная способность канала образуют три разных показателя даже до появления контроллера готового SSD.
16. PLC исследуется, но демонстрация не равна поставкам
Обычная PLC с пятью битами требует 32 состояния одного аналогового элемента, давая лишь 25% прироста битов относительно QLC. Это ещё сильнее сужает допустимые распределения. Поэтому исследователи рассматривают не только более точное программирование, но и изменение структуры ячейки. В программе IEDM 2025 доклад SK hynix 18-5 описывает демонстрацию пятибитовой памяти с овальной ячейкой и разделённым пространством канала, уменьшающую необходимое число пороговых состояний в отдельных физических областях.
Такой multi-site подход нельзя оценивать только формулой 2b для одного неделимого порога: информация формируется сочетанием состояний нескольких областей. Kioxia ранее исследовала Twin BiCS с полукруглыми плавающими затворами как кандидата для дальнейшего роста разрядности. Это разные разработки. Слово mass producible в названии научного доклада обозначает заявленную пригодность процесса, а не доказанную отгрузку серийного PLC-SSD. По использованным первичным материалам здесь нельзя подтвердить массовую доступность такого накопителя на дату статьи.
17. Почему новые направления не сводятся к добавлению этажей
Увеличение высоты сталкивается с сопротивлением канала и word line, ёмкостью проводников и стоимостью обработки. Поэтому исследуются новые металлы затворов, разделение зарядозапоминающего слоя, другой материал канала и иная геометрия токового пути. Kioxia в 2025 году представила Horizontal Channel Flash: горизонтальный канал позволяет иначе связать длину пути тока с числом уровней. Это демонстрация новой архитектуры, а не описание всех актуальных BiCS-продуктов.
В официальной презентации Micron от 21 октября 2026 года G11 обозначена как следующая ступень с соединением пластин, более чем четырьмя сотнями слоёв и целевым наращиванием объёмного производства во второй половине 2027 года. Указанные приблизительное удвоение плотности и уменьшение энергии передачи относятся к сравнению с G9 и к планируемому поколению. Их нельзя превращать в испытанные характеристики продаваемого SSD, вычислять из графика гарантированную цену или объявлять точное число уровней, которое производитель не раскрыл.
18. Как читать рекорд NAND без потери инженерного смысла
Полезное описание нового кристалла отвечает на несколько конкретных вопросов: какие ячейки используются, сколько активных уровней и плоскостей, как организована периферия, что означает скорость интерфейса и на какой стадии находится разработка. В июльском техническом описании Kioxia 2026 года приведены 332 word line, 2 Тбит QLC и 37,6 Гбит/мм². Августовское сообщение говорит о новой технологии и дальнейшем движении к коммерциализации; из него одного нельзя выводить универсальную розничную доступность.
Предел плотности здесь не одна непреодолимая цифра слоёв. Это несколько одновременно сжимающихся запасов: технологического, электрического и статистического. Вертикальное построение повышает ёмкость, charge trap удерживает аналоговое состояние, многоуровневое кодирование уплотняет информацию, а периферия превращает всё это в управляемое устройство. Их совместная оптимизация объясняет реальные поколения NAND лучше, чем ранжирование только по количеству этажей. При этом физика кристалла остаётся отдельным уровнем от архитектуры контроллера SSD и пользовательского поведения готового накопителя.
При чтении чисел энергосбережения нужна та же дисциплина. Снижение энергии вывода данных не равно снижению энергии программирования или общего потребления устройства на такой же процент. Нужно определить, считают ли биты физического интерфейса, полезные байты страницы или завершённую операцию с коррекцией. Без этого две честные цифры могут выглядеть противоречиво, хотя относятся к разным частям тракта. Применение к задаче начинается с определения этой измерительной границы.
19. Первичные источники
Базовая геометрия и пороговое считывание описаны в материалах Kioxia о BiCS, о NAND и о многоуровневых ячейках. Различия применений рассмотрены у Micron. Сопротивление канала обсуждается в исследовании монокристаллического кремния, CBA — в официальном объяснении соединения пластин, интеграция — в техническом разборе SK hynix и презентации Kioxia 2025.
Параметры нового QLC раскрыты в описании ISSCC 2026 и анонсе от 4 августа 2026. Исследования CTI и пятибитовой памяти включены в официальную программу IEDM 2025, доклады 18-3 и 18-5. Другие структуры представлены в Twin BiCS и Horizontal Channel Flash. Граница планов G11 зафиксирована на слайде 23 официальной презентации Micron.