Публикации

Статьи

Материалы, наблюдения и идеи — от новых публикаций к более ранним.

Функциональный путь от приложения и runtime к NPU, памяти и результату.

Статья26.10.2026

Нейронные ускорители в ПК: NPU, матричные блоки, TOPS и память

Как нейронный ускоритель исполняет вычислительный граф и почему число TOPS не определяет скорость приложения. Разбираем матричные блоки, локальную память, квантование, пакеты запросов и границы измерений.

Основные ресурсы FPGA: LUT и регистры, DSP, block RAM, ввод-вывод, соединения и тактовая сеть.

Статья26.10.2026

FPGA изнутри: LUT, триггеры, память, DSP и аппаратный конвейер

Как FPGA превращает описание алгоритма в аппаратный тракт. Разбираем LUT, регистры, DSP, банки памяти, конвейер, временные ограничения и переходы между тактовыми доменами на подробных учебных расчётах.

Разделение транзакционного, канального и физического уровней PCIe.

Статья26.10.2026

Как PCI Express передаёт данные: пакеты, кредиты, подтверждения и повторы

Почему чтение и запись по одному PCIe-линку дают разную картину. Разбираем TLP, Posted и Non-Posted, кредиты, окна запросов и replay, а затем отдельно FLIT, FEC и CRC в PCIe 6.0 с учебными расчётами.

Разделение ATA-команд, SATA-передачи и программного интерфейса AHCI.

Статья26.10.2026

SATA и AHCI изнутри: команды, FIS, NCQ и путь запроса к накопителю

Как запрос проходит от драйвера через AHCI, FIS и DMA к SATA-накопителю. Разбираем структуры памяти, NCQ, предел 6 Гбит/с, задержки, кэш записи, ошибки и энергосостояния без смешения уровней протокола.

Концептуальное сравнение отдельных GDDR-компонентов на плате и стеков HBM рядом с GPU.

Статья26.10.2026

Память видеокарты: GDDR, HBM, каналы и цена движения данных

Почему одинаковые гигабайты не означают одинаковую скорость. Разбираем каналы GDDR и HBM, пиковую полосу, банки, кэши, рисунок обращений, нехватку VRAM и энергетическую цену движения данных с учебными расчётами.

Три функциональных канала DisplayPort: Main Link, AUX и HPD

Статья26.10.2026

DisplayPort изнутри: основной канал, AUX, обучение соединения и MST

Как DisplayPort обнаруживает монитор, настраивает линии и передаёт несколько видеопотоков. Разбираем AUX, DPCD, EDID, скорости HBR и UHBR, DSC и общую полосу MST с прозрачными расчётами и схемами.

Векторы 128, 256 и 512 бит содержат 4, 8 и 16 элементов FP32 соответственно.

Статья26.10.2026

SIMD и векторные инструкции: как процессор обрабатывает много данных за команду

Почему широкий вектор не гарантирует ускорение программы. Разбираем позиции и микрооперации, раскладку данных, маски и хвосты, FMA, численную семантику, зависимости и пределы полосы памяти с учебными расчётами.

Два аппаратных контекста SMT используют общий фронтенд, очереди и исполнительные возможности одного ядра

Статья26.10.2026

SMT и логические ядра: как два потока делят один процессорный конвейер

Почему два аппаратных потока не равны двум физическим ядрам и когда SMT помогает. Разбираем общие порты и буферы, фронтенд, кэш, память, топологию, задержку и энергию одинаковой работы с учебными расчётами.

Два пути USB PD: сообщения контроллеров по CC и физическая передача энергии по VBUS.

Статья26.10.2026

USB Power Delivery: как устройства договариваются о напряжении и мощности

Как CC, предложения PDO и запрос потребителя превращаются в согласованный режим питания. Разбираем кабельные ограничения, PPS, EPR, силовой переход, потери и распределение мощности без путаницы с формой USB-C.

Путь данных SD-карты: приложение, хост и считыватель, интерфейс SD, контроллер и NAND.

Статья26.10.2026

SD и microSD изнутри: контроллер, интерфейс и смысл классов скорости

Что скрывается за контактами карты и почему SDXC, UHS-I, V30 и A2 отвечают на разные вопросы. Разбираем NAND, контроллер, режимы шины, классы записи, случайные IOPS и ограничения считывателя на учебных расчётах.