Материалы, наблюдения и идеи — от новых публикаций к более ранним.
Как цифровые ядра рядом с DRAM и аналоговые массивы сокращают движение данных. Разбираем локальные суммы, загрузку, точность, преобразователи и условия, при которых PIM ускоряет полную задачу.
Читать далее
Куда переносится работа после разгрузки CPU: пакетные конвейеры, управляющие ядра, локальная память, DMA и RDMA. Разбираем новые DPU 2026 года, изоляцию, очереди и полный энергетический баланс сервера.
Читать далее
Почему SSD переносит живые данные и как ZNS и FDP меняют эту работу. Разбираем зоны, указатель записи, RU/RUH, изоляцию, WAF, ресурс NAND и восстановление, сохраняя различие двух моделей размещения.
Читать далее
Как устроены подканалы LPDDR6, почему BL24 и 32 байта меняют расчёт полезной полосы и чем CK отличается от WCK. Разбираем обучение, DVFS, режимы эффективности, защиту данных и стадии реальных продуктов.
Читать далее
Что меняют 2048 разрядов HBM4, 32 канала и логический базовый кристалл. Разбираем полосу, упаковку, нагрев, энергию и ограничения приложения, отделяя серийные продукты 2026 года от образцов и будущих решений.
Читать далее
Почему nanosheet-транзисторы и обратная сеть питания решают разные задачи. Разбираем управление каналом, RibbonFET, контакты, просадки напряжения, тепловой путь и производственные ограничения современных процессов.
Читать далее
Как лазеры, модуляторы, детекторы и корпусная сборка превращают электрические данные в оптическую связь. Разбираем CPO, WDM, потери, энергию на бит, задержку и подтверждённые стадии реальных проектов.
Читать далее
Как медь и диэлектрик соединяют кристаллы и почему меньший шаг не гарантирует быстрый чип. Разбираем исследования 2026 года, W2W и D2W, выход годных, совмещение, TSV, питание, горячие точки и проверку стека.
Читать далее
Как UCIe связывает PHY, адаптер и верхний протокол и почему одинаковый логотип ещё не доказывает совместимость системы. Разбираем UCIe 3.0, sideband, CRC/retry, буферы, упаковку, энергию и проверку чиплетов.
Читать далее
Что дают CXL.mem, CXL.cache и CXL.io, чем пул отличается от общей памяти и где возникают пределы задержки, полосы и когерентности. Разбираем CXL 4.0, декодеры, Linux, миграцию страниц и реальные границы реализации.
Читать далее