Category: <span>Статьи</span>

Три архитектуры: внешний процессор, цифровое ядро около памяти и аналоговый массив

Статья26.10.2026

Вычисления в памяти: PIM, цифровые ядра и аналоговые матричные массивы

Как цифровые ядра рядом с DRAM и аналоговые массивы сокращают движение данных. Разбираем локальные суммы, загрузку, точность, преобразователи и условия, при которых PIM ускоряет полную задачу.

Пакетный конвейер, DMA и хост образуют путь данных; управляющая программа устанавливает политику отдельно.

Статья26.10.2026

DPU и SmartNIC: что происходит после разгрузки сетевой карты

Куда переносится работа после разгрузки CPU: пакетные конвейеры, управляющие ядра, локальная память, DMA и RDMA. Разбираем новые DPU 2026 года, изоляцию, очереди и полный энергетический баланс сервера.

ZNS задаёт последовательную запись по зонам; FDP передаёт LBA и идентификатор размещения контроллеру.

Статья26.10.2026

NVMe ZNS и FDP: как управление размещением меняет работу SSD

Почему SSD переносит живые данные и как ZNS и FDP меняют эту работу. Разбираем зоны, указатель записи, RU/RUH, изоляцию, WAF, ресурс NAND и восстановление, сохраняя различие двух моделей размещения.

Канал LPDDR6 x24 состоит из двух подканалов с 12 линиями DQ и 4 линиями CA у каждого.

Статья26.10.2026

LPDDR6: каналы, тактирование и ограничения экономичной памяти

Как устроены подканалы LPDDR6, почему BL24 и 32 байта меняют расчёт полезной полосы и чем CK отличается от WCK. Разбираем обучение, DVFS, режимы эффективности, защиту данных и стадии реальных продуктов.

Сечение условного корпуса: GPU рядом со стеком DRAM, логическим основанием и вертикальными TSV.

Статья26.10.2026

HBM4: широкая шина, логический базовый кристалл и цена близости к GPU

Что меняют 2048 разрядов HBM4, 32 канала и логический базовый кристалл. Разбираем полосу, упаковку, нагрев, энергию и ограничения приложения, отделяя серийные продукты 2026 года от образцов и будущих решений.

Два независимых механизма: затвор вокруг каналов и обратная сеть доставки питания.

Статья26.10.2026

GAAFET и питание с обратной стороны: что меняется внутри передового чипа

Почему nanosheet-транзисторы и обратная сеть питания решают разные задачи. Разбираем управление каналом, RibbonFET, контакты, просадки напряжения, тепловой путь и производственные ограничения современных процессов.

Электронные логические чипы обмениваются данными через EIC, PIC и оптический путь.

Статья26.10.2026

Кремниевая фотоника и CPO: как оптика приближается к вычислительным чипам

Как лазеры, модуляторы, детекторы и корпусная сборка превращают электрические данные в оптическую связь. Разбираем CPO, WDM, потери, энергию на бит, задержку и подтверждённые стадии реальных проектов.

Два кристалла соединены через согласованные медные площадки и диэлектрические поверхности.

Статья26.10.2026

Гибридное соединение и трёхмерные чипы: от контактов до тепловых ограничений

Как медь и диэлектрик соединяют кристаллы и почему меньший шаг не гарантирует быстрый чип. Разбираем исследования 2026 года, W2W и D2W, выход годных, совмещение, TSV, питание, горячие точки и проверку стека.

Два чиплета связываются через физический канал, адаптеры и верхние протоколы.

Статья26.10.2026

UCIe: как чиплеты обмениваются данными внутри корпуса

Как UCIe связывает PHY, адаптер и верхний протокол и почему одинаковый логотип ещё не доказывает совместимость системы. Разбираем UCIe 3.0, sideband, CRC/retry, буферы, упаковку, энергию и проверку чиплетов.

Разные направления обращений CXL.cache и CXL.mem и отдельная роль CXL.io.

Статья26.10.2026

CXL: расширение, совместное использование и объединение памяти

Что дают CXL.mem, CXL.cache и CXL.io, чем пул отличается от общей памяти и где возникают пределы задержки, полосы и когерентности. Разбираем CXL 4.0, декодеры, Linux, миграцию страниц и реальные границы реализации.